Szczegóły Szczegóły PDF BIBTEX RIS Tytuł artykułu Low Power and Improved Speed Montgomery Multiplier using Universal Building Blocks Tytuł czasopisma International Journal of Electronics and Telecommunications Rocznik 2019 Wolumin vol. 65 Numer No 3 Autorzy Velrajkumar, P. ; Senthilpari, C. ; Sheela Francisca, J. ; Nirmal Raj, T. Słowa kluczowe FPGA ; Model Sim ; Power dissipation ; speed ; Universal Logic Wydział PAN Nauki Techniczne Zakres 477-483 Wydawca Polish Academy of Sciences Committee of Electronics and Telecommunications Data 2019.09.06 Typ Artykuły / Articles Identyfikator DOI: 10.24425/ijet.2019.129802 ; eISSN 2300-1933 (since 2013) ; ISSN 2081-8491 (until 2012) Źródło International Journal of Electronics and Telecommunications; 2019; vol. 65; No 3; 477-483 <div class="test"></div>